PAT-NO:

JP02001015516A

DOCUMENT-IDENTIFIER:

JP 2001015516 A

TITLE:

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUBN-DATE:

January 19, 2001

INVENTOR - INFORMATION:

NAME

COUNTRY

IIJIMA, TADASHI

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO:

JP11186435

APPL-DATE:

June 30, 1999

INT-CL (IPC): H01L021/3205, H01L021/60 , H01L023/20

#### ABSTRACT:

copper pad 3

PROBLEM TO BE SOLVED: To provide a reliable semiconductor device and a method for manufacturing the device, which can suppress its deterioration with time while using copper wiring.

SOLUTION: A connection part 44 to a connection electrode (pad) 3 made of a copper film on a semiconductor substrate 10 or between the electrode 3 and a bonding wire 43 is arranged so that copper is not exposed onto the surface of the connection part 44. Consequently, there can be obtained a reliable semiconductor device which suppresses its deterioration with time with use of a copper wiring. When an Al wiring is formed on a semiconductor element using a

copper wiring 6, an Al pad 40 is formed not immediately above the

but at a position of a passivation insulating film 4 shifted with respect to the copper pad. A stress during bonding is not exerted up to the Cu wiring and

copper is not exposed onto the surface thereof. As a result, there can be

formed a reliable semiconductor device which prevents deterioration of the

copper wiring with time such as oxidation or corrosion.

COPYRIGHT: (C) 2001, JPO

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-15516 (P2001 - 15516A)

(43)公開日 平成13年1月19日(2001.1.19)

(51) Int.Cl. <sup>7</sup>		識別記号	FΙ		7	-7]-1*(参考)
H01L	21/3205		H01L	21/88	T	5 F O 3 3
	21/60	301		21/60	301P	5 F O 4 4
	23/20			23/20		

		农葡查審	未請求 請求項の数9 OL (全 10 頁)
(21)出願番号	特顧平11-186435	(71) 出願人	000003078 株式会社東芝
(22)出顧日	平成11年6月30日(1999.6.30)	(72)発明者	神奈川県川崎市幸区堀川町72番地 飯島 国 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内
		(74)代理人	100097629 弁理士 竹村 春


最終頁に続く

#### (54) 【発明の名称】 半導体装置及びその製造方法

## (57)【要約】

【課題】 銅配線を使用しながらその経時変化による劣 化を抑えた信頼性の高い半導体装置及びその製造方法を 提供するものである。

【解決手段】 半導体基板10上の銅膜から構成された 接続電極(パッド)3又は接続電極とボンディングワイ ヤ43との接続部分44の表面を銅が露出しないように 構成する。これにより銅配線を使用しながらその経時変 化による劣化を抑えた信頼性の高い半導体装置及びその 製造方法を得ることができる。銅配線6を用いた半導体 素子上にA1配線を形成する場合、銅パッド3直上では なく、銅パッドより少しずらしたパッシベーション絶縁 膜4の位置にA1パッド40を形成する。ボンディング 時のストレスがCu配線まで及ばず、表面に銅が露出す ることがないため酸化やコロージョン等の銅配線の経時 変化による劣化を防ぐ信頼性の高い半導体装置を形成す ることができる。



## 【特許請求の範囲】

【請求項1】 半導体基板上に形成された銅又は銅を主 成分とする合金膜から構成された第1の配線と、前記第 1の配線に接続された銅又は銅を主成分とする合金膜か ら構成された接続電極と、前記第1の配線及び前記第1 の接続電極を被覆し、前記第1の接続電極の少なくとも 一部を露出させる開口部を備えた絶縁膜と、前記第1の 接続電極に接続された第2の配線と、前記第2の配線と 電気的に接続された第2の接続配線とを具備し、前記第 2の接続電極が前記第1の接続電極の直上にはなく、第 10 1と第2の接続電極の位置はずれていることを特徴とす る半導体装置。

【請求項2】 半導体基板上に形成された銅又は銅を主 成分とする合金膜から構成された第1の配線と、前記第 1の配線に接続された銅又は銅を主成分とする合金膜か ら構成された第1の接続電極と、前記第1の配線及び第 1の接続電極を被覆し、前記第1の接続電極の少なくと も一部を露出させる開口部を備えた絶縁膜と、前記第1 の接続電極の前記開口部に露出している部分を完全に被 覆するように前記絶縁膜上に形成された酸素の透過を抑 20 制する導電膜と、前記導電膜上に形成された第2の配線 と、前記第2の配線と電気的に接続された第2の接続電 極とを具備したことを特徴とする半導体装置。

【請求項3】 半導体基板上に形成された銅又は銅を主 成分とする合金膜から構成された第1の配線と、前記第 1の配線に接続された銅又は銅を主成分とする合金膜か ら構成された第1の接続電極と、前記第1の配線及び第 1の接続電極を被覆し、前記第1の接続電極の少なくと も一部を露出させる開口部を備えた絶縁膜と、前記第1 の接続電極の前記開口部に露出している部分を完全に被 30 覆するように前記絶縁膜上に形成された酸素の透過を抑 制する導電膜と、前記導電膜上に形成されたバリアメタ ル層と、前記バリアメタル層上に形成された第2の配線 と、前記第2の配線と電気的に接続された第2の接続電 極とを具備したことを特徴とする半導体装置。

【請求項4】 前記酸素の透過を抑制する導電膜は、T i、Ta、Al、Nb及びこれらの化合物のいずれかか ら選ばれることを特徴とする請求項2又は請求項3に記 載の半導体装置。

【請求項5】 前記第2の配線及び前記第2の接続配線 40 は、Al、Au、Ag、Pt及びそれらの合金から選ば れることを特徴とする請求項1乃至請求項4のいずれか に記載の半導体装置。

【請求項6】 半導体基板上に形成された銅又は銅を主 成分とする合金膜から構成された第1の配線と、前記第 1の配線に接続された銅又は銅を主成分とする合金膜か ら構成された接続電極と、前記第1の配線及び前記第1 の接続電極とを被覆し、前記第1の接続電極の少なくと も一部を露出させる開口部を備えた絶縁膜を形成する工 程と、前記開口部を介してボンディングワイヤの一端を 50 り銅が鑚びてしまう現象(コロージョン)が発生する。

前記接続電極にボンディングする工程と、前記接続電極 と前記ポンディングワイヤとの接続部分を外気から遮断 する工程とを具備したことを特徴とする半導体装置の製 造方法。

【請求項7】 前記接続部分を外気から遮断する工程 は、半導体基板を10-4 Torr以下の酸素分圧雰囲気 で乾燥する工程からなることを特徴とする請求項6に記 載の半導体装置の製造方法。

【請求項8】 前記ボンディングワイヤ接続後に保護絶 縁膜を形成する工程をさらに具備することを特徴とする 請求項6又は請求項7に記載の半導体装置の製造方法。 【請求項9】 前記半導体基板を10-4Torr以下の 酸素分圧不活性ガスで密封する工程をさらに具備するこ とを特徴とする半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の技術分野】本発明は、銅配線を使用し、その経 時変化による劣化を抑えた信頼性の高い半導体装置及び その製造方法に関するものである。

#### [0002]

【従来の技術】従来、半導体装置は、半導体基板上に配 線がパターニングされている。図11は、半導体素子が 形成された半導体基板の平面図及びこの平面図のA-A、線に沿う部分の断面図である。シリコンなどの半導 体基板100には、シリコン酸化膜などの絶縁膜101 が形成されており、その上にアルミニウムなどの配線パ ターン102が形成されている。半導体装置の高集積化 に伴って使用される配線も高密度化して多層配線が常態 になっている。配線パターン102は、最上層の配線で ある。最上層の配線パターンには外部との電気的接続を 行う接続電極(以下、パッドという)が接続されてい る。この配線パターン102にもパッド103が接続さ れている。パッド103は、配線パターン102と同じ 材料で形成されている。配線パターン102は、シリコ ン窒化膜などのパッシベーション絶縁膜104に被覆保 護されている。しかし、パッド103は、周辺部のみパ ッシベーション絶縁膜104によって被覆され、中心部 分は、接続部としてパッシベーション絶縁膜104に形 成された開口部105に囲まれ、露出している。パッド 103の接続部は、金やアルミニウムなどのボンディン グワイヤ106の先端に接続されている。 ボンディング ワイヤ106の他端は、外部回路、例えば、パッケージ (図示しない)の電極端子などに接続される。

#### [0003]

【発明が解決しようとする課題】近年、このような配線 に銅を用いることが多くなってきた。銅配線を用いる場 合には、銅の酸化やコロージョンなどに気をつけなけれ ばならない。銅を保護膜を施さないで大気中に放置して おくと、大気中の温度や大気中の銅汚染物質の影響によ

とができる。

また、大気中で銅を加熱していくと、150℃程度以上 の温度で酸化されるようになる。そして、これらの酸化 やコロージョンが進行すると半導体装置に形成された銅 配線は、断線を起こすに至る。したがって、銅を配線と して用いる半導体素子では何らかの形で銅の保護が必要 となる。そこで、通常銅もしくは銅合金を用いた配線上 にはシリコン窒化物 (Si3 N4)の保護膜が形成され ている。このSia N4 保護膜は、大気中の酸素等の透 過を抑制する機能を有するために銅の保護膜として非常 に有効である。また、銅配線のSi3 N4 保護膜が無い 部分即ち最上層の配線パターンに接続されている銅のパ ッド部分では銅がむき出しになっている状態でボンディ ング工程を実施しなければならず、工程時における温度 と雰囲気には十分気をつけなければならないという問題 があった。これは従来アルミニウムや金配線では問題な く、銅配線に独特の問題である。

【0004】また、半導体素子をパッケージングする場 合、銅配線の最上層のパッドは、ボールボンディングや ワイヤーボンディングにより接続が行われる。しかし、 この場合、せっかく銅配線がSi3 N4 保護膜で覆われ ていてもパット部分では銅表面が露出する。この後、樹 脂により封止が行われるが、この樹脂は、銅の保護膜と しては完全ではなく、酸素等を透過してしまい、長時間 の経過により、銅配線が劣化するという問題がある。ま た、ボールボンディングやワイヤーボンディングにより 接続する場合、銅の酸化やコロージョンを防ぐために最 上層をアルミニウム配線を用いて形成することがある。 この場合、アルミニウムパッドの直下に銅配線がある と、ボンディング部分のストレスにより銅配線が表面に 出てしまうことがある。これでは銅配線上にアルミニウ ム配線を形成する意味がなくなってしまう。つまり、長 時間の経過により銅配線が劣化するという問題は依然と して解消されない。また、アルミニウムパッドを使用し ていてもアルミニウムと銅との間に細かい隙間がある と、その部分を酸素が通り抜けて表面に銅酸化物が析出 する現象が起こる。このとき下地の銅配線が断線して配 線の劣化が生じる。ここで説明するボンディング工程 は、ダイシングからパッケージングまでの全ての工程を 含む意味で用いられている。本発明は、このような事情 によりなされたものであり、銅配線を使用しながらその 40 経時変化による劣化を抑えた信頼性の高い半導体装置及 びその製造方法を提供するものである。

#### [0005]

【課題を解決するための手段】本発明は、半導体基板上の銅又は銅を主成分とする合金膜から構成された接続電極もしくは接続電極とボンディングワイヤとの接続分分の表面に銅が露出しないように構成することに特徴があり、このように構成することにより、銅又は銅を主成分とする合金からなる銅配線を使用しながらその経時変化による劣化を抑えた信頼性の高い半導体装置及びその製 50

造方法を得ることができる。また、本発明は、銅又は銅 を主成分とする合金からなる銅配線を用いた半導体素子 上にアルミニウムもしくはその合金配線を形成する場 合、銅パッド直上ではなく、銅パッドより少しずらした 位置にアルミニウムもしくはその合金のパッドを形成す ることに特徴がある。このように構成することにより、 ボンディング時のストレスが銅配線まで及ばず、表面に 銅が露出することがないため酸化やコロージョン等の銅 配線の経時変化による劣化を防ぐ信頼性の高い半導体装 置を形成することができる。また、本発明は、銅又は銅 を主成分とする合金からなる銅配線を用いた半導体素子 上にアルミニウムもしくはその合金配線を形成する場 合、絶縁膜とバリアメタルとの間に酸素が入り込まない ように酸素の透過を抑制する密着性の高い導電膜を形成 することを特徴とする。銅配線の経時変化による劣化を 防ぐことができる信頼性の高い半導体装置を形成するこ

【0006】さらに、本発明は、銅又は銅を主成分とす る合金からなる銅配線を用いた半導体素子のボンディン グ工程において、ダイボンディング時に高濃度の酸素及 びその他の銅汚染元素及び銅汚染化合物雰囲気に晒され ない条件で乾燥を行うことを特徴とする。また、ワイヤ ボンディング後のパッドとボンディングワイヤとの接続 部に保護膜を形成することを特徴とする。また、パッケ ジング時に酸素濃度が低く、その他の銅汚染元素及び 銅汚染化合物濃度が低い不活性ガス雰囲気中でキャッピ ング工程を行うことを特徴とする。銅配線の経時変化に よる劣化を防ぐ信頼性の高い半導体装置を形成すること ができる。すなわち、本発明の半導体装置は、半導体基 板上に形成された銅又は銅を主成分とする合金膜から構 成された第1の配線と前記第1の配線に接続された銅又 は銅を主成分とする合金膜から構成された接続電極と、 前記第1の配線及び前記第1の接続電極を被覆し、前記 第1の接続電極の少なくとも一部を露出させる開口部を 備えた絶縁膜と、前記第1の接続電極に接続された第2 の配線と、前記第2の配線と電気的に接続された第2の 接続配線とを具備し、前記第2の接続電極が前記第1の 接続電極の直上にはなく第1及び第2の接続電極の位置 はずれていることを第1の特徴としている。

【0007】また、本発明の半導体装置は、半導体基板上に形成された銅又は銅を主成分とする合金膜から構成された第1の配線と前記第1の配線に接続された銅又は銅を主成分とする合金膜から構成された第1の接続電極と、前記第1の配線及び第1の接続電極を被覆し、前記第1の接続電極の少なくとも一部を露出させる開口部を備えた絶縁膜と、前記第1の接続電極の前記開口部に露出している部分を完全に被覆するように前記絶縁膜上に形成された酸素の透過を抑制する導電膜と、前記導電膜上に形成された第2の配線と、前記第2の配線と電気的に接続された第2の接続電極とを具備したことを第2の

特徴としている。また、本発明の半導体装置は、半導体 基板上に形成された銅又は銅を主成分とする合金膜から 構成された第1の配線と前記第1の配線に接続された銅 又は銅を主成分とする合金膜から構成された第1の接続 電極と、前記第1の配線及び第1の接続電極を被覆し、 前記第1の接続電極の少なくとも一部を露出させる開口 部を備えた絶縁膜と、前記第1の接続電極の前記開口部 に露出している部分を完全に被覆するように前記絶縁膜 上に形成された酸素の透過を抑制する導電膜と、前記導 電膜上に形成されたバリアメタル層と、前記バリアメタ ル層上に形成された第2の配線と、前記第2の配線と電 気的に接続された第2の接続電極とを具備したことを第 3の特徴としている。前記酸素の透過を抑制する導電膜 は、Ti、Ta、Al、Nb及びこれらの化合物のいず れかから選ばれるようにしても良い。前記第2の配線及 び前記第2の接続配線は、AI、Au、Ag、Pt及び それらの合金から選ばれるようにしても良い。

【0008】本発明の半導体装置の製造方法は、半導体 基板上に形成された銅又は銅を主成分とする合金膜から 構成された第1の配線と、前記第1の配線に接続された 銅又は銅を主成分とする合金膜から構成された接続電極 と、前記第1の配線及び前記第1の接続電極とを被覆 し、前記第1の接続電極の少なくとも一部を露出させる 開口部を備えた絶縁膜を形成する工程と、前記開口部を 介してボンディングワイヤの一端を前記接続電極にボン ディングする工程と、前記接続電極と前記ボンディング ワイヤとの接続部分を外気から遮断する工程とを具備し たことを特徴としている。前記接続部分を外気から遮断 する工程は、半導体基板を10<sup>-4</sup>Torr以下の酸素分 圧雰囲気で乾燥する工程からなるようにしても良い。前 記ポンディングワイヤ接続後に保護絶縁膜を形成する工 程をさらに具備するようにしても良い。前記半導体基板 を10-4 Torr以下の酸素分圧不活性ガスで密封する 工程をさらに具備するようにしても良い。

#### [0009]

【発明の実施の形態】以下、図面を参照して発明の実施の形態を説明する。まず、図1及び図2を参照して第1の実施例を説明する。図1及び図2(a)は、ワイヤボンディング工程を説明する半導体基板の断面図、図2(b)は、ワイヤボンディング部の状態を説明する半導体基板の平面図である。半導体基板は、図5に示されたシリコン半導体基板と同じものを使用する。半導体素子が形成されたシリコン半導体基板には、シリコン酸化膜などの絶縁膜が形成されている。この半導体基板に形成された配線は、多層配線であり、配線層にはそれぞれ複数のパッドが接続されている。パッドは、配線パターンと同じ銅もしくは銅合金で形成されている。配線パターンと同じ銅もしくは銅合金で形成されている。配線パターンは、例えば、シリコン酸化膜、シリコン窒化膜などのパッシベーション絶縁膜に被覆保護されている。

C u 最上層のパッドは、周辺部のみパッシベーション絶縁膜によって被覆され、中心部分は、接続部としてパッシベーション絶縁膜に形成された開口部に囲まれ、露出している。パッドの接続部は、金やアルミニウムなどの細線からなるボンディングワイヤの先端に接続される。ボンディングワイヤは、外部回路、例えば、パッケージの電極端子などに接続される。

【0010】半導体基板10のパッドの詳細は、図1 (a)に示されている。半導体基板10上のシリコン酸・ 化膜などの絶縁膜1に形成された銅配線は、多層配線で あり、Cu最上層のパッド3は、最上層の配線2と同じ 平面に形成されている。この実施例では4層配線を示し ている。最上層のパッド3の下には内部配線として3層 の銅配線及びパッド6が形成されているが、配線間は、 銅などからなる接続プラグ7により電気的に接続されて いる。これらの配線、接続プラグは、例えば、ダマシン 法などの埋め込み配線形成方法を用いて形成される。ま ず、銅の多層配線を形成し、最上層の配線2及び配線2 に接続された銅の最上層パッド3を被覆するように、絶 緑膜1上にパッシベーション絶縁膜4を形成する。そし て、このパッシベーション絶縁膜4に最上層パッド3が 露出するように開口部5を形成する(図1 (a))。次 に、最上層パッド3及びパッシベーション絶縁膜4上に このパッシベーション絶縁膜との密着性が非常に良好で 且つ酸素の透過を抑制する導電膜として20nm厚のT i 膜38をスッパッタリング法により堆積させる。この 導電膜としては絶縁膜にSiO₂系を使用している場合 は、TiやTaの様な還元性のある膜が望ましい。この 導電膜は、部分的に酸化されてTiOxやTaOx膜と なり(xは組成比で正数)酸素の透過を抑制する。次 に、Ti膜38の上にバリヤメタル膜として膜厚50n mのTiN膜39をスパッタリング法により堆積させ る。続いて、膜厚1000nmのA1-Cu合金膜40 をスパッタリング法により堆積させる。

【0011】次に、RIE法を用いてフォトレジスト (図示せず)を使用しこれら堆積膜をパターニングして A1-Cu配線40をパッド3上及びパッシベーション 絶縁膜4上に形成する(図1(b))。次に、パッシベ ーション絶縁膜4及びAl-Cu配線40の上にパッシ ベーション絶縁膜41を形成する。そして、パッシベー ション絶縁膜41に、パッド3の直上からずれて、開口 部42を形成する。この開口部内のA1-Cu配線40 をアルミニウムパッド領域とする。このアルミニウムパ ッド領域がボンディング部分44となる。つまり、アル ミニウムパッド領域にアルミニウム細線からなるボンデ ィングワイヤ43をボンディングさせてワイヤボンディ ングが完成する(図2)。以上のように、銅配線の銅パ ッド上に形成されたアルミニウム合金配線及び絶縁膜と の密着性が良く酸素の透過を抑制する導電膜が銅配線を 外気から遮断する手段として用いられる。その結果、こ

の実施例ではパッドの鍋が酸化もしくは腐食されるのが防止され、鍋配線の経時変化による劣化を防ぐ信頼性の高い半導体装置を形成することができる。また、アルミニウムパッドの位置は、銅パッドからずらした位置に形成することにより、ボンディング時のストレスによるクラックを避けることができる。さらに銅パッドの直上ではない場所にボンディングするため、最上層のA1-Cu配線がつぶれてしまっても絶縁膜が露出するのみで銅配線に影響が及ばず、鍋表面の露出が無く信頼性の高い半導体装置が形成される。

【0012】次に、図3及び図4を参照して第2の実施 例を説明する。図3及び図4(a)は、ワイヤボンディ ング工程を説明する半導体基板の断面図、図4(b) は、ワイヤボンディング部の状態を説明する半導体基板 の平面図である。半導体基板は、図5に示されたシリコ ン半導体基板と同じものを使用する。半導体素子が形成 されたシリコン半導体基板には、シリコン酸化膜などの 絶縁膜が形成されており、その上に銅もしくは銅合金の 配線が形成されている。この半導体基板に形成された配 線は、多層配線であり、配線層にはそれぞれ複数のパッ ドが接続されている。パッドは、配線と同じ銅もしくは **銅合金で形成されている。配線は、例えば、シリコン酸** 化膜、シリコン窒化膜などのパッシベーション絶縁膜に 被覆保護されている。Cu最上層のパッドは、周辺部の みパッシベーション絶縁膜によって被覆され、中心部分 は、接続部としてパッシベーション絶縁膜に形成された 開口部に囲まれ、露出している。パッドの接続部は、金 やアルミニウムなどの細線からなるボンディングワイヤ の先端に接続される。ボンディングワイヤは、外部回 路、例えば、パッケージの電極端子などに接続される。 【0013】半導体基板20のパッドの詳細は、図3 (a) に示されている。半導体基板20上の絶縁膜21 に形成された銅配線は、多層配線であり、Cu最上層パー ッド23は、最上層の配線22と同じ平面に形成されて いる。この実施例では4層配線を示している。最上層の パッド23の下には内部配線として3層の銅配線及びパ ッド26が形成されているが、配線間は、銅などからな る接続プラグ27により電気的に接続されている。これ らの配線、接続プラグは、例えば、ダマシン法などの埋 め込み配線方法を用いて形成される。まず、銅の多層配 40 線を形成し、最上層の配線22及び配線22に接続され た銅の最上層パッド23を被覆するように、絶縁膜21 上にパッシベーション絶縁膜24を形成する。そして、 このパッシベーション絶縁膜24に最上層パッド23が 露出するように開口部を形成する(図3(a))。次 に、パッド23及びパッシベーション絶縁膜24上にこ のパッシベーション絶縁膜との密着性が非常に良好で且 つ酸素の透過を抑制する導電膜としてTi膜28を堆積 させる。この導電膜としては絶縁膜にSiO2系を使用 している場合はTiやTaの様な還元性のある膜が望ま 50 しい。この導電膜は、部分的に酸化されてTiOxやTaOx膜となり(xは組成比で正数)酸素の透過を抑制 する

【0014】次に、Ti膜28の上にバリヤメタル膜と してTiN膜29を堆積させる。本発明においてはバリ アメタル膜は、使用しなくても良く、使用する場合に は、TiN以外に、WN、TaN、WSiN、TiSi Nなどがある。続いて、A1-Cu合金膜19を約1μ mスパッタリング法により堆積させる。次に、RIE(R eactive Ion Etching)法を用いてフォトレジスト (図示 せず)を使用しこれら堆積膜をパターニングしてA1-Cu配線19をパッド23上及びパッシベーション絶縁 膜24上に形成する(図3(b))。次に、パッシベー ション絶縁膜24及びA1-Cu配線19の上にパッシ ベーション絶縁膜17を形成し、パッド23の直上にパ ッシベーション絶縁膜17の開口部を形成して開口部内 のA1-Cu配線19をアルミニウムパッド領域とす る。このアルミニウムパッド領域がボンディング部分8 となる。つまり、アルミニウムパッド領域にアルミニウ ム細線からなるボンディングワイヤ18をボンディング させてワイヤボンディングが完成する(図4(a))。 以上のように、銅配線の銅パッド上に形成されたアルミ ニウム合金配線及び絶縁膜との密着性が良く酸素の透過 を抑制する導電膜が銅配線を外気から遮断する手段とし て用いられる。その結果、この実施例ではパッドの銅が 酸化もしくは腐食されるのが防止され、銅配線の経時変 化による劣化を防ぐ信頼性の高い半導体装置を形成する ことができる。

【0015】次に、図5乃至図10を参照して第3の実 施例を説明する。図5は、多層配線が形成され最上層に パッドが形成された半導体素子(チップ)の平面図及び この平面図のA-A′線に沿う部分の断面図、図6 (a)は、半導体素子が搭載されたパッケージの平面 図、図6(b)は、図6(a)のA-A、線に沿う部分 の断面図、図6(c)は、半導体素子のパッド部分を示 す半導体基板の概略部分断面図、図7(a)は、半導体 累子が搭載されたパッケージの平面図、図7(b)は、 図7(a)のA-A、線に沿う部分の断面図、図7 (c)は、半導体素子のボンディングワイヤをボンディ ングしたパッド部分を示す半導体基板の概略部分断面 図、図8(a)は、半導体素子が搭載されたパッケージ の平面図、図8(b)は、図8(a)のA-A′線に沿 う部分の断面図、図8(c)は、半導体素子の絶縁保護 膜を施したパッド部分を示す半導体基板の概略部分断面 図、図9 (a)は、キャップを施したパッケージの平面 図、図9(b)は、図9(a)のA-A′線に沿う部分 の断面図、図10は、本発明の効果を説明する配線抵抗 の経時変化を示す特性図である。

【0016】シリコンウェーハに銅もしくは銅合金から なる多層配線を施し、パッシベーション絶縁膜で被覆し

て、開口部に露出するパッドを形成するまでの処理を行 ってから、ウェーハをダイシングしてチップに分割す る。図5は、分割されたチップの平面図及び断面図であ る。シリコン半導体基板30には、シリコン酸化膜など の絶縁膜31と下層の銅配線(図示せず)が形成されて おり、最上層には銅もしくは銅合金の配線32が形成さ れている。すなわちこの半導体基板30に形成された配 線は多層配線である。また、この配線32には複数のパ ッド33が形成されている。配線部分は、例えば、シリ コン窒化膜などのパッシベーション絶縁膜34に被覆保 護されている。しかし、パッド33のみは、周辺部がパ ッシベーション絶縁膜34によって被覆され、中心部分 が接続部としてパッシベーション絶縁膜34に形成され た開口部35に囲まれ、露出している。パッド33の接 **続部は、金やアルミニウムなどのボンディングワイヤの** 先端に接続される。ボンディングワイヤは、外部回路、 例えば、パッケージの電極端子などに接続される。 【0017】図5に示される半導体基板30は、チップ 9として図6(a)に示すようにパッケージに搭載さ

れ、その後密閉される。このパッケージ11は、例え ば、セラミックスからなり、基底にチップ9が銀ペース トなどの接着剤13により固着される。パッケージ11 内部の周端部にはパッケージ11の外部回路と電気的な 接続を行う外部電極 (図示せず) に電気的に接続された 複数の端子12が固定されている。この銀ペーストを焼 き固めるために200℃程度の温度で加熱する。この 時、高濃度の酸素や銅汚染物質に晒されていない条件で 乾燥を行う。具体的には、10-4Torr以上の真空度 の状態で真空加熱をする。これにより、従来ではパッド の銅が酸化あるいは腐食される場合が多いのに、この実 30 施例ではこれら酸化あるいは腐食を防止することができ る。半導体基板30のパッド部の詳細は、図6(c)に 示されている。半導体基板30上の絶縁膜31に形成さ れた銅配線は、多層配線であり、パッド33は、最上層 ·の配線32(図5参照)と同じ平面に形成されている。 この実施例は4層配線を示しているが、本発明では4層 配線に限らず、それより多くても少なくても良い。最上 層のパッド33の下には内部配線として3層の銅配線3 6が形成されているが、配線間は、銅などからなる接続 プラグ37により電気的に接続されている。これらの配 線及び接続プラグは、例えば、ダマシン法などの埋め込 み法を用いて形成される。

【0018】次に、アルミニウム細線をボンディングワイヤとして、ボンディングを行う。図5に示されるパッド33とパッケージ11内部の端子12とをボンディングワイヤ14により電気的に接続する(図7)。ボンディングワイヤ14をパッド33及び端子12にボンディングしてから、パッド33の表面の銅露出部分を保護するために、シリコン窒化膜(Si3N4)のスパッタリングを約100nmの膜厚で行い、保護絶縁膜15を形50

10 成する。シリコン窒化膜に代えてシリコン酸化膜(SiO2)を300nm堆積させても良い(図8)。最後にパッケージ11にキャップ16を用いてキャッピングをし、一旦真空引きした後、高純度窒素ガスを流し、その高純度窒素雰囲気中で150℃、1時間程度の加熱する条件によりシーム溶接を行って半導体装置を形成する(図9)。この実施例で形成された半導体装置を350℃の炉内で1週間加熱し、内部の配線の抵抗をモニタしたところ、配線抵抗は、増大せず、内部のCu配線は、酸化されないで安定していたことが確認された(図10)。図10は、配線抵抗の経時変化を示す特性図であ

酸化されないで安定していたことが確認された(図10)。図10は、配線抵抗の経時変化を示す特性図であり、縦軸は、加熱前の初期配線抵抗(R0)に対する所定時間加熱した後の配線抵抗(R)の比(R/R0)を表わし、横軸は、加熱時間を表わしている。一方、従来品では10時間以内にCu酸化が生じ断線してしまう。【0019】以上のように、銅が露出するボンディングワイヤとパッドの接続部分に外気を遮断する手段として保護絶縁膜を形成することにより、隙間の部分を埋め込むことができる。その結果、パッドの銅が酸化もしくは腐食されるのを防止することができる。

[0020]

【発明の効果】本発明は、以上の構成により、銅配線を 用いた半導体素子上にアルミニウム配線を形成する半導 体装置の場合、銅パッド直上ではなく、ずらした位置に アルミニウムパッドを形成することにより、ボンディン グ時等のストレスが銅配線まで及ばず表面に露出するこ とがないために、酸化・腐食等の銅配線の経時変化によ る劣化を防ぐ信頼性の高い半導体装置を形成することが 可能になる。また、銅配線を用いた半導体素子上にアル ミニウム配線を形成する半導体装置の場合、絶縁膜とメ タルとの間に酸素が入り込まないように密着性の高い導 電膜を形成することにより銅配線の経時変化による劣化 を防ぐ信頼性の高い半導体装置が得られる。 また、銅 配線を用いた半導体素子にボンディングを施す方法にお いて、ダイボンディング時に高濃度の酸素に晒されない 条件で乾燥を行う、ワイヤーボンディング後のサンプル に保護絶縁膜を形成する、パッケージ封止時に酸素濃度 の低い不活性ガス雰囲気でシーム溶接を行う等の条件を 設定することにより銅配線の経時変化による劣性を防ぐ 信頼性の高い半導体装置を形成することができる。

#### 【図面の簡単な説明】

【図1】本発明の半導体基板に形成されたパッド部分の 断面図。

【図2】本発明の半導体基板に形成されたパッド部分の 断面図。

【図3】本発明の半導体基板に形成されたパッド部分の 断面図。

【図4】本発明の半導体基板に形成されたパッド部分の

断面図。

【図5】本発明の半導体装置を構成する半導体基板の平 面図及び断面図。

【図6】本発明のパッケージに収容された半導体基板の 平面図、断面図及び半導体基板のパッド部分の断面図。

【図7】本発明のパッケージに収容された半導体基板の 平面図、断面図及び半導体基板のパッド部分の断面図。


【図8】本発明のパッケージに収容された半導体基板の 平面図、断面図及び半導体基板のパッド部分の断面図。

【図9】本発明のパッケージに収容された半導体基板の 10 平面図及び断面図。

【図10】本発明の効果を説明する配線抵抗の経時変化 を示す特性図。

【図11】従来の半導体装置を構成する半導体基板の平面図及び断面図。

【図1】.





#### 【符号の説明】

1、21、31、101・・・絶縁膜、2、22、3 2、102···銅(Cu)の配線、3、23、33、 103···銅(Cu)の最上層パッド、4、17、2 4、34、41、104・・・パッシベーション絶縁 膜、5、25、35、42、105・・・開口部、6、 26、36・・・銅の内部配線及びパッド、7、27、 37・・・接続プラグ、 8、44・・・ボンディン グ部分、9・・・チップ、 10, 20, 30, 10 0・・・半導体基板、11・・・パッケージ、 ・・・端子、 13 · · · 接着剤、14、18、4 3、106・・・ボンディングワイヤ、15・・・保護 16・・・キャップ、19、40・・・ア ルミニウム配線、 28、38···Ti膜、29、 39···TiN膜。


12


【図2】






12/22/04, EAST Version: 2.0.1.4







#### フロントページの続き

F ターム(参考) 5F033 HH07 HH09 HH11 HH13 HH14 HH18 HH21 HH27 HH28 HH32 HH33 HH34 JJ11 KK11 MM01 MM08 MM17 MM21 PP15 QQ13 RR04 RR06 VV07 XX18 5F044 AA07 EE04 EE06 EE08 EE11 EE14 EE21 JJ03